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 This project is focus on the research and evaluation on the characteristic of 
independent controllable gate FinFET structure in static random access memory 
(SRAM) circuitry. BSIM-CMG model for common gate FinFET is chosen in this 
research. The independent controllable gate FinFET is constructed using two parallel 
connection of common gate FinFET except the gate terminal, thus it has the 
independent controllable gate capability. SRAM 6T scheme is being chosen in this 
study and benchmarking with the conventional common gate FinFET SRAM. Netlist 
for device NMOS and PMOS, and the SRAM circuitry are being constructed and 
simulated with HSPICE tool. From the device perspective, through the dynamic gate 
voltage adjustment capability, the IV characteristic of this proposed structure has better 
drive currents with 1.1X for NMOS and 1.3X for PMOS compare to conventional 
common gate FinFET. Besides that, there is a significant reduction of leakage current 
in this proposed structure compare to the conventional common gate FinFET, the 
reduction leakage for NMOS and PMOS is up to 3 order magnitude. The results of the 
SRAM circuitry constructed by this proposed independent controllable gate FinFET 
structure has shown that the read and write margin are higher than the conventional 
common gate FinFET SRAM design. Besides that, the proposed structure in SRAM 
design is beneficial to low power application design as it has lower standby current. 
Furthermore, different back gate bias scheme for this structure is explored, and the 
optimum back gate scheme is proposed which having the reverse biased on Pull Down 





















 Projek ini bertujuan untuk memberi penyelidikan dan penilaian tentang ciri-
ciri bebas kawalan get FinFET struktur dalam litar pegun rawak laluan ingatan 
(SRAM). Dalam kajian ini, pengunaan BSIM-CMG model untuk get samaan FinFET 
dipilih. Bebas kawalan get FinFET struktur dibina daripada dua sambungan selari get 
samaan FinFET, dua get dibiarkan untuk membentuk ciri bebas kawalan. SRAM 6T 
skema dipilih dalam kajian ini dan dibandingkan dengan get samaan FinFET SRAM. 
Semua peranti NMOS, PMOS dan litar SRAM disimulasikan oleh alat HSPICE, di 
mana ia merupakan industry piawai. Dari segi peranti, ciri IV untuk bebas kawalan jet 
FinFET memiliki lebih banyak arus pengaliran dengan 1.1X untuk NMOS dan 1.3X 
untuk PMOS dibandingkan the get samaan FinFET. Di samping itu, arus bocoran 
untuk bebas kawalan get FinFET struktur adalah kurang daripada tradisi get samaan 
FinFET sebanyak tiga magnitude apabila dibandingkan dengan tradisi get samaan 
FinFET. Keputusan untuk bebas kawalan get FinFET struktur dalam litar SRAM 
adalah lebih baik dari segi pembacaan dan penulisan margin apabila dibandingkan 
dengan rekabentuk dalam tradisi get samaan FinFET SRAM. Cadangan struktur ini 
dalam litar rekabentuk SRAM memberi kebaikan dalam bidang kegunaan kuasa 
rendah kerana ia mempunyai arus bocor yang rendah. Di samping itu, berbeza-beza 
skema belakang get voltan pincang juga disiasat dan optimum skema belakang get 
voltage pincang telah diperkenalkan, di mana ia mempunyai terbalik pincang kepada 
Tarik Ke-bawah dan Tarik Ke-atas peranti, dengan dinamik kawalan get voltan kepada 
Lalu Get peranti. 
 
 
 
 
 
 
